ニュース
IntelがIPUの具体的な製品計画を発表 Arm CPUを搭載したMount Evansなど3製品を投入
FPGA搭載のOak Springs Canyon、Arrow Creekも製品化へ
2021年8月19日 22:01
米Intelは19日(米国時間)、オンラインイベント「Intel Architecture Day 2021」を開催し、その中で、同社が6月のオンラインイベント「Six Five Summit」にて発表した「IPU(Infrastructure Processing Unit)」の、具体的な製品計画に関する発表を行った。
IPUはデータセンターで実際に演算している以外の処理、例えばネットワーク周りの処理や仮想マシンの管理などといった処理をCPUからオフロードするためのプロセッサで、従来はスマートNICなどと呼ばれていたものの発展系となる。こうした取り組みは、データセンター全体の性能を引き上げるものとして注目を集めており、Intelの競合となるNVIDIAも、買収したMellanox Technologies由来の製品をDPU(Data Processing Units)として投入している。
Intelは6月にIPUの構想を明らかにしたが、具体的な製品の計画は明らかにしていなかった。今回は、FPGAとXeon-Dを搭載したOak Springs Canyon、FPGA版となるArrow Creek、さらにASIC版となるMount Evansという3つの製品があることが明らかになった。
データセンターのインフラがソフト化されることで、VMの管理などにCPU・GPUの処理能力が使われている
IPUは、サーバー単位で性能を上げるというよりも、データセンター全体で性能を上げるタイプの製品となる。データセンターの内部は、サーバー同士がイーサネットなどの通信インフラを利用して接続され、それ全体がコンピュータのように利用できるようになっている。
特に、現代のデータセンターは、仮想化技術を利用してサーバーが仮想化されている。その結果、言ってみればサーバーインフラ自体も仮想化され、ストレージやネットワークなどもソフトウェアで定義されるような形になっている。
このため、それらの処理にCPUやGPUの処理時間が取られるようなことがデータセンター内で起きており、その結果、CPUやGPUを本来の演算に避ける割合が減ってしまうという、本末転倒の状態になってしまっているのだ。
Intelによれば、クラウドサービスプロバイダーによって違いはあるが、そうした処理にCPUの31~83%が占められてしまっているという。
そのため、近年ではクラウドサービスプロバイダーもそうした通信の効率化に注目を払っており、SmartNICのような、NICにインテリジェント機能を搭載することで、CPUにかかる負荷を減らすための取り組みが行われてきた。さらにそれを一歩進め、そうしたネットワーク周りの管理機能やセキュリティなどは、NICに搭載されているCPUなどにオフロードすることで、データセンター全体の性能を上げていこうという取り組みが始まっているわけだ。
Intelの呼び方で言えばIPU、NVIDIAの呼び方で言えばばDPUも、そうした取り組みの発展系で、NICに何らかの演算装置を設けることで、ネットワークなどの処理をCPUやGPUからオフロードし、データセンター全体の性能を引き上げられるようにしている。
NVIDIA、データセンターのソフトウェア定義型ネットワークインフラを実現する「DPU」のロードマップを公開
DPU版CUDAといえる「DOCA」を提供へ
https://cloud.watch.impress.co.jp/docs/news/1280964.html
Arm Neoverse N1を搭載したASIC版IPUとなるMount Evansの計画を発表
今回Intelが発表したのは、そうしたIPUの具体的な製品で、今回3つの製品の計画が明らかにされた。それがArrow Creek、Oak Springs Canyon、Mount Evans(いずれも開発コードネーム)の3製品になる。
「Intel N6000 Acceleration Development Platform」という製品名を持つArrow Creekは、100Gigabit Ethernetを2ポート(QSFP28/56)を搭載。ボード上にはIntel Agilex FPGAが搭載されており、FPGAをプログラミングすることで、さまざまな用途に利用することができる。
Intelでは、「携帯電話の通信キャリアなどが5Gの基地局をSDN化するときなどに有益だ」と説明している。
2つめのOak Springs Canyonは、Arrow Creekの2ポート100GbE+FPPGAに、Xeon-Dが追加された製品。CPUとFPGAを利用してより高度なプログラムを走らせることが可能になる。
そして3つめのMount Evansは、ASICを採用したIPUになる。200GbEのMACを内蔵しているほか、PCI Express Gen4 x16を利用して、Xeon SPプロセッサと接続して利用できる。
CPUには16コアのArm Neoverse N1(Armのサーバー向けCPUコアデザイン)を採用しており、3チャネルのLPDDR4のメモリコントローラでメインメモリを接続可能。さらに暗号化や圧縮のアクセラレータを標準搭載しており、そうした処理はCPUからアクセラレータにオフロードして利用できる。