ニュース
米Intel、第5世代Xeon SPやXeon D-2800/D-1700、Xeon E-2800などサーバー向け新CPUを正式発表
2023年12月15日 00:00
半導体メーカーの米Intelは、12月14日（現地時間）に米国ニューヨークで、第5世代インテルXeonスケーラブル・プロセッサー（以下、第5世代Xeon SP 開発コード名：Emerald Rapids）、および同社のAI向け新製品となるインテルCore Ultraプロセッサーを発表した。
第5世代Xeon SPは、Intelが2023年1月に発表・出荷を開始した、第4世代インテルXeonスケーラブル・プロセッサー（以下、第4世代Xeon SP 開発コード名：Sapphire Rapids）と同じ製造プロセスノード、内部アーキテクチャを採用していながら、チップへの実装方法を見直すことで、性能や電力効率などを改善した製品となる。第4世代Xeon SPと比較して、AIで最大42％の性能向上、一般的な用途の処理で最大21％の性能向上を実現したほか、電力効率に関しては36％改善しているという。
またIntelは同時に、ネットワークエッジ向け製品Xeon Dの最新版となる、Xeon D-2800/D-1700、エントリー向け製品Xeon Eの最新版Xeon E-2800も発表した。
ダイ構成が4ダイから2ダイに減るが、1チップあたりのコア数は増えてソケットあたりの最大コア数は64に増加
Intelが発表した第5世代Xeon SPは、基本的には第4世代Xeon SPの延長線上にある製品となる。製造プロセスノードは、第4世代と同じIntel 7（従来の10nm Enhanced Superfin）を利用して製造されており、プロセスノード側での性能向上は基本的には微調整のレベルになっている。
しかし、パッケージ内部のアーキテクチャは大きく変更されている、第4世代Xeon SPでは、2つのダイ構成（XCC、MCC）の種類があり、XCCは4つのダイを、Intelの2.5Dパッケージング技術となるEMIB（Embedded Multi-die Interconnect Bridge）を利用して1つのパッケージに封入している形である。XCCのダイ1つは15コアのCPUコアを内蔵しているため、最大60CPUコアを1パッケージで実現する形になっていた。なお、MCCは1つのパッケージに1つのダイで、最大32コアのCPUを1パッケージで実現可能になっている。
今回発表された第5世代Xeon SPでは、MCCはそのまま継続（ただし、MCCには省電力に特化したEEMCCが用意される）され、XCCの構造が変更されている。XCCは1つのダイでCPUコアが32コアになるダイを2つ搭載する形になっている。それにより、1つのパッケージで最大64コア（32コア×2）のCPUが実現され、第4世代Xeon SPの最大60コアと比較して2倍になっていることが大きな違いになる。
第4世代Xeon SPでは、各ダイには28.125MB（CPUコア1つあたり1.875MB）のLLC（L3キャッシュ）が搭載されており、パッケージ全体で112.5MBのLLCが実現されていた。今回の第5世代Xeon SPでは、各ダイに160MB（CPUコア1つあたり2.5MB）のLLCが実装されており、パッケージ全体で320MBのLLCが搭載されている。それにより第4世代Xeon SPと比較して約3倍のLLCが実現されていることになる。
また、対応するメモリのデータレートも引き上げられている。第4世代Xeon SPではDDR5-4800（1DPC時）までの対応にとどまっていたが、第5世代Xeon SPではDDR5-5600にデータレートが引き上げられている。また、CPUパッケージ間を接続するUPIの転送速度も第4世代Xeon SP時の16GT/秒から20GT/秒へと引き上げられ、より広帯域になっている。
CXL 1.1 Type3に新たに対応しCXLでメモリを増設可能、TDXにも大規模対応
機能面での特徴は大きく2つある。1つは、新しくCXL（Compute eXpress Link）1.1のType3に対応し、CXLのメモリモジュールを2つのモードで利用できるようになっていることだ。そのうちの1つは「2段階メモリサポート」と呼ばれるモードで、ティア1メモリをメインメモリのDRAM、ティア2メモリをCXLのメモリモジュールに設定する。それにより、低遅延のメモリアクセスはDRAMに行い、容量が必要な場合にはCXLメモリ側を使うような形になる。もう1つは「1段階メモリサポート」と呼ばれるモードで、CXLメモリを4チャンネルのメモリとして利用することで、メインメモリの8チャンネルと合わせた12チャンネルとして帯域幅重視で利用する形になる。
もう1つの機能面での拡張は、Intel TDX（Trust Domain eXtentions）により広範囲な製品で対応したことだ。すでにIntelは第3世代インテルXeonスケーラブル・プロセッサーの世代において、SGX（Software Guard eXtentions）を導入し、第4世代Xeon SPでも引き続きサポートしていたが、同時に第4世代Xeon SPでは限定的な条件下で、TDXの実装を開始していた。
SGXがアプリケーションレベルでのデータの保護を実現するのに対して、TDXは仮想化されたゲストOSのレベルでデータの保護を実現することが大きな違いになる。第4世代Xeon SPでは、CSP（クラウドサービスプロバイダー）向けの特別なバージョンでのみTDXに対応していたが、今回の第5世代Xeon SPでは基本的に、すべてのSKUでTDXのサポートが実装される。
性能に関しては、第4世代Xeon SPと比較してAIアプリケーションでは最大42％、一般的なアプリケーションでは最大21％、そして電力効率に関しては、SoC内部でのインターコネクト電力効率の改善、VRMの改良によるアイドル時電力効率の改善などにより、34％の改善を見せているという。なお、第5世代Xeon SPは第4世代Xeon SPとピン互換で、BIOSアップデートなどを行えば、CPUを入れ替えるだけでそのまま動作する。
第5世代Xeon SPのSKU構成、および1000個ロット時の価格は下記のようになっている。第4世代Xeon SPでは、HBMメモリを搭載してHPC向けと位置づけられたXeon Maxがラインアップされていたが、第5世代Xeon SPの世代ではHBMメモリ搭載のSKUは用意されず、従来のXeon Maxがそのまま継続販売される。
Xeon D-2800/D-1800、Xeon E-2400も発表され、ネットワーク・エッジやエントリー向けのラインアップを強化
Intelは第5世代Xeon SPの発表に合わせて、ネットワークエッジ向け、エントリー向けのXeon D/Xeon E シリーズも更新される。
ネットワークエッジ向けのXeon D-2700/D-1700は、Xeon D-2800/D-1800へと強化される。CPUコアが最大20コアから最大22コアに強化され、D-1800には100Gigabit Ethernetが2つ追加されるなどの強化が行われる。こうした強化により、従来世代と比較してWebサービスでは1.15倍、セキュリティでは1.12倍の性能強化が実現されている。
一方、エントリーサーバー向けのXeon Eシリーズは、Xeon E-2300がXeon E-2400へと強化される。CPUコアのアーキテクチャがクライアントPC向けの第13世代Coreで採用されていたRaptor Coveへと強化され、CPUソケットもLGA1700へと変更される。メモリがDDR4-3200からDDR5-4800へと強化され、メモリ帯域幅が上がっているほか、PCI Expressも、従来はGen 4が20レーンだったのが、Gen 5が16レーン、Gen 4が4レーンとなっている。こうした強化により、前世代と比較して一般的な処理で1.3倍、メモリ帯域幅が1.26倍、Wordpressで1.28倍という性能が実現されている。
