ニュース
Arm、NVIDIAのGraceに採用されているCPU IP「Neoverse V2」を発表、2023年のx86プロセッサを上回る性能と強調
2022年9月15日 11:00
Armは9月14日（米国時間）に記者会見を行い、同社のサーバー向けCPU IPデザイン「Neoverse」シリーズのロードマップを更新した。この中で、Armは同社が「Demeter」（デメター）の開発コード名で開発してきた、レイテンシ重視のNeoverse Vシリーズの最新製品となる「Neoverse V2 プラットホーム」を発表した。
会見にはNVIDIA 副社長 兼 ハイパースケール/HPC 事業本部長のイアン・バック氏も登場し、これまで明確にどのArm IPデザインに該当するのか明らかにしてこなかった同社のHPC向けArmプロセッサとなる「Grace」（グレース、開発コード名）が、Neoverse V2であることを明らかにした。
Armによれば、Graceのシングルスレッドの性能は、2023年までに投入される2つのx86プロセッサ（IntelのSapphire RapidsとAMDのGenoaだと思われる）に比較して、シングルスレッド単位でもソケット単位でも、より高い性能を実現すると強調した。
モバイルでの低消費電力という成功をデータセンター市場に持ち込むArm、AWSのGravitonシリーズなどに採用
Armのレネ・ハースCEOは「われわれは数年前にArmのサーバー製品ロードマップを更新し、それから着実に成長を続けてきた。その中でも重視してきたのはわれわれのDNAとも言える電力効率の重視してきた。それはこれからも変わらないが、今日はさらなるアップデートでデータセンター向け市場を大きく変えていくことになるだろう」と述べ、Armが、近年同社の強みであるスマートフォン／タブレット向けの市場だけでなく、x86プロセッサの独占市場と言ってよいデータセンター向け製品の市場に力を入れてきており、着実な成功を収めてきたと説明した。
Armのビジネスモデルは2本立てになっており、アーキテクチャ・ライセンスと呼ばれる、Armの命令セットアーキテクチャ（ISA）を自社製品に実装するライセンスをCPUメーカーに供与する形（例えば、AppleのAシリーズやMシリーズなどがこれに該当する）が1つ、そしてもう1つがIPライセンスで、ArmがArm ISAを採用したCPUやGPUを設計し、その設計図（IPデザインと呼ばれる）を半導体メーカーに提供する形になる。
Armがビジネスを始めた当初は前者の例が多かったのだが、現在は後者の方が圧倒的に多く、半導体メーカーはArmからIPデザイン（設計図）を受け取り、それを自社のSoC（System on a Chip）に組み込み、TSMCなどのファウンダリーで製造して出荷するという形になっている。
もともとArmは低消費電力の製品に注力していたこともあり、スマートフォンやタブレットといったスマートデバイスに非常に強く、特にスマートフォンの市場では市場占有率がほぼ100％に達する強みを持っている。近年はそのモバイル市場での成功をテコにして、IoTなどの自動車などこれからデジタル化される市場や、PCやサーバーといったx86プロセッサが強い市場にも進出を目指している。
Arm インフラストラクチャ事業部門シニア・バイスプレジデント兼ジェネラルマネージャー クリス・バーギー氏は、そうしたデータセンター向け市場は、Armアーキテクチャベースのプロセッサが、近年特にCSP（クラウドサービスプロバイダー）に採用されていることを強調した。例えば、AWSが提供しているArmベースのCPUとなるGraviton、その後継となるGraviton 2、Graviton 3にはいずれもArmがデザインしたCPU IPライセンスが利用されており、Graviton 2はNeoverse N1を採用、Graviton 3にはNeoverse N2が採用されているなどしており、AWSのCPUインスタンスの利用者にとってはおなじみの選択肢になりつつある。
Armの新しいデータセンター向けIPとなるNeoverse V2、キャッシュ容量などの増加で整数演算性能が強化
今回Armは、2021年4月以来となる同社のデータセンター向けCPU IPデザイン ロードマップの更新を行い、Vシリーズ（低レイテンシ向け）、Nシリーズ（スケールアウト向け）、Eシリーズ（高効率/ネットワーク機器向け）という3つあるシリーズのうち、低レイテンシ、すなわちシングスレッドの性能が重視される製品に向けたVシリーズのロードマップを更新した。
今回Armが発表したのはNeoverse V2 プラットホーム（以下Neoverse V2）で、これまで同社がDemeterの開発コードネームで開発してきた製品だ。ArmによればNeoverse V2は、Armv9-A（V9.0）ベースの64ビットCPUで、整数演算の演算器の性能、拡張性、効率性などが改善されているほか、64KBの命令/データ一次キャッシュを備え、1MBないしは2MBのL2キャッシュを構成することが可能で、このL2キャッシュのサイズはNeoverse V1と比較して倍の容量になるという。
また、Armのベクター演算用の拡張命令となるSVE2に対応し、内部の演算器として4つの128ビットSVE2レジスターを備える。さらに、Bflot16やINT8を利用した演算も可能になっており、FP32を利用してAIの演算を行う場合に比べて、より高効率に演算することが可能だ。
メモリやL3キャッシュ（あるいはシステムレベルキャッシュやラストレベルキャッシュなども呼ばれる）も強化されており、L3キャッシュは最大で512MBまで実装することが可能で、これは前世代に比べて容量が4倍になっている。メモリは従来製品ではHBM3とDDR5に対応していたが、Neoverse V2ではDDR5とLPDDR5に変更され、特にLPDDR5を採用することでアイドル時の消費電力を下げることが可能になる。
さらに、業界標準のCPU-CPU間やCPU-メモリの接続に利用できるCXL（Compute Express Link） 2.0にも対応。Armv9のセキュリティ機能にも対応し、拡張されたMTE、PAN、PACなどのメモリアタックなどを防止する命令を利用できるという。
Neoverse V2はNVIDIAが2023年に投入するGraceに採用、2023年のx86プロセッサを上回る性能を発揮
なおArmは、Neoverse V2が、NVIDIAがHPC向けに開発しているCPU「Grace」に採用されていることを明らかにした。NVIDIA 副社長 兼 ハイパースケール/HPC 事業本部長 イアン・バック氏をゲストとして呼び、バック氏はGraceのCPU IPデザインがNeoverse V2であることを初めて明らかにしたのだ。これまでNVIDIAは、GraceのCPU IPデザインはArmのNeoverseであることは明らかにしていたが、複数ある製品のうちどの製品であるかは明らかにしてこなかった。
それが今回初めて明らかになった形だ。ただし、バック氏はそれ以上の詳細は明らかにせず、NVIDIAが9月19日から9月22日までオンラインで行われる予定の、同社のプライベートイベント「GTC」の中で詳細を明らかにすると説明した。なお、NVIDIAはGraceを2023年に製品として投入する計画だ。
またArm インフラストラクチャ製品担当 副社長 ダーモット・オドリスコル氏は、そうしたNeoverse V2が採用されているGraceのシングルスレッド時、シングルソケットあたりの性能が、x86プロセッサの2023年に入手可能になるモデル（IntelのSapphire RapidsとAMDのGenoaのことだと思われる）に比べてどちらも高いと強調した。
