ニュース
大阪大学と富士通、量子コンピューターの実用化を早める量子計算アーキテクチャを確立
2023年3月23日 13:23
国立大学法人大阪大学の量子情報・量子生命研究センターと富士通株式会社は23日、量子コンピューターの実現に不可欠な、量子エラー訂正に必要な物理量子ビット数を大幅に低減することで、現行コンピューターの計算性能を超える量子コンピューターの実用化を早めることが可能な、高効率位相回転ゲート式量子計算アーキテクチャを確立したと発表した。
従来の誤り耐性量子計算（FTQC）アーキテクチャでは、量子エラー訂正に大量の物理量子ビットが必要になるため、100万以上の物理量子ビットを有する量子コンピューターでなければ実用化が困難と言われている。そのため、物理量子ビット数が今後1万程度に到達した段階で、量子エラー訂正を実行しても計算可能な規模は極めて小さく、現行のコンピューターの処理能力を超えることは不可能と考えられていた。
これまでのアーキテクチャでは、量子エラー訂正した4つの基本量子ゲートの組み合わせにより量子計算を実行しており、そのうち1つの基本量子ゲートには量子エラー訂正に大量の物理量子ビットが必要となっていた。
大阪大学と富士通が今回確立した量子計算アーキテクチャでは、基本量子ゲートセットを新たに定義し、特に大量の物理量子ビットと量子ゲート操作が必要であった位相回転操作を高効率で実行する位相回転ゲートを世界で初めて導入する。
具体的には、大量の物理量子ビットを使用する論理Tゲート操作を繰り返す従来アーキテクチャとは異なり、任意の角度を直接指定して位相回転するゲート操作を実行します。これにより、物理量子ビットを従来の10分の1以下に低減するとともに、任意回転の実行に掛かるゲート操作回数を従来の20分の1程度に低減できる。また、この量子計算アーキテクチャでの量子エラー確率は、物理量子ビットでの量子エラー確率の約8分の1まで抑え込めることが確認でき、非常に高精度な計算を可能にする。
この量子計算アーキテクチャにより、1万物理量子ビットに対して64論理量子ビットの量子コンピューターを構築可能であり、その計算性能は現行コンピューターの最高性能の約十万倍に相当すると説明。現行のコンピューターを超える計算性能を、従来の10分の1以下の大幅に少ない物理量子ビットで実現できるため、本格的な量子コンピューターの到来を飛躍的に早められるとしている。
