日立、新型半導体コンピューター向けに計算規模を10倍に向上する技術を開発

　株式会社日立製作所（以下、日立）は21日、イジングモデル（Ising Model）を用いた新型半導体コンピューター向けに、半導体デバイスのサイズを変えることなく、計算規模を10倍に向上する技術を開発したと発表した。

　これまで日立は、膨大な計算量が必要な「組み合わせ最適化問題」を実用的な時間内で処理することができるコンピューターの開発に取り組んでおり、2015年2月には、2万480パラメーターという膨大な規模に対応した専用チップの試作に成功し、実用解が高効率で求められることを確認した。また、2016年6月には、社会課題を同コンピューターで計算処理可能な形に自動変換する前処理アルゴリズムを開発した。しかし、社会課題が複雑化するにつれ、解く問題の規模が増加していることから、対応する計算機の大規模化が求められている。

　そこで日立は、大規模な計算処理に対応するため、演算回路と乱数発生器を複数の要素で共有する技術を開発。これらの技術により、FPGAを用いて試作した新型半導体コンピューターの回路規模を約10分の1に低減しても、技術を適用する前と同規模の計算処理を実行することができ、低減前と同じ規模の半導体デバイスで約10倍の規模の計算が可能になることを確認した。

　新型半導体コンピューターでは、経路や手順など、問題を構成している要素の状態を演算する回路が必要となるため、従来は、要素ごとに個別の演算回路を割り当てていた。今回、要素の状態が全て同時に演算されるわけではないことに着目し、同時に演算を行わない要素間で演算回路を共有できる技術を開発した。

　また、乱数発生器を複数の要素で共有する技術も開発。新型半導体コンピューターでは、計算を行う際に乱数を用いるが、この乱数は理論的にはそれぞれの要素で違う値を持つ必要がある。一方、実証の結果、複数の要素に対して同じ乱数を用いても、実用解が得られることが分かったという。

　日立では今後、産学間での協創、オープンイノベーションを通じて、新型半導体コンピューターの早期実用化をめざし、複雑化する社会インフラに対応した大規模かつ高速な情報処理を可能とすることで、「超スマート社会」の実現に貢献していくとしている。