ニュース
富士通研究所、超高速のパケット処理性能を実現する仮想ルーター高速化技術を開発
2020年11月30日 06:00
株式会社富士通研究所は27日、仮想環境におけるネットワーク処理の主要機能である仮想ルーターを高速化する技術を開発したと発表した。
富士通研究所では、仮想ネットワークのルーター機能をFPGAにオフロードして処理するとともに、性能ボトルネックであったパケット宛先制御を高速化する技術を開発した。これにより、従来の仮想ルーターと比較して、パケット処理性能を約18倍高速化し、CPUリソースを約13分の1に削減したという。
パケットの宛先制御を高速化する技術については、従来はパケット順を変更することなく、全パケットで同じ処理を実施することで高速処理を行っていたが、仮想ルーター処理の入出力でパケット順が変わると、アプリケーションでは再送が発生し、品質低下やシステムの負荷増加につながるという課題があった。
開発した高速パケット宛先検索技術では、パケットのパイプライン上でパケットと別に順序情報を保持し、多段にわたる宛先検索処理において、前段検索の結果から不要となった次段検索をバイパスさせて合流させる際に、パケットのパイプラインの順序情報をもとに、高速にパケットを元の順序に戻す。高速なパイプライン処理を維持しつつ、メモリアクセスを低減させるとともに、パイプライン処理を二重化することで、パケット処理性能を向上させる。
さらに、検索テーブルのハイブリッドメモリ管理技術も開発。宛先検索処理では、メモリ内にある複数のテーブルを検索して宛先を決定するが、高速で小容量なFPGAの内部メモリと大容量の外部メモリを、宛先検索処理を止めずに自動的に切り替える機能を開発した。
接続数の増加に伴って検索テーブル群のメモリ使用量が増加し、内部メモリの空き容量が少なくなった場合に、容量あたりのアクセス頻度が低い検索テーブルをバックグラウンドで外部メモリに同期しておき、検索処理を止めることなく外部メモリの検索テーブルに自動で切り替える。これにより、大規模システムにおいて通信先が多く、大きな検索テーブルが必要な場合でも、外部メモリへのアクセスを抑えて、安定したパケット処理性能を実現する。
富士通研究所では、オープンソースの代表的な仮想ルーターである「Tungsten Fabric」を、高速メモリHBM2を搭載した「インテル Stratix 10 MX FPGA」上に実装させ、汎用サーバー上でのオフロード効果の検証を行った。100Gbpsのイーサネットで接続したサーバー2台で仮想マシンを4台ずつ動かし、各仮想マシン間で通信を行って仮想ルーターの性能を測定したところ、従来手法では13.8Mppsだったパケット処理性能に対して、250Mppsと約18倍の高速化を実現。また、使用CPUコア数も、従来の13コアから1コアに削減したという。
この技術を用いることで、アプリケーションのサーバー集約率を向上させることが可能となり、たとえばスタジアムにおける映像配信サービスがより少ないサーバー台数での運用が可能となると説明。キャリア事業者向けの基地局やMECをはじめとした、5G時代の大量データを活用したインフラビジネス領域におけるサーバーの利用効率を向上させるとしている。
富士通研究所では、技術のさらなる性能向上と機能拡充を行うとともに、顧客のDXユースケースを想定した検証を進め、2021年度中の実用化を目指す。