ニュース
台湾Faraday、NECの設計ツールでFPGA設計工数を1/6に削減
2017年1月19日 16:53
日本電気株式会社(NEC)は19日、台湾Faraday Technology(以下、Faraday)が、C言語からASIC/FPGA回路を合成可能な設計ツール「CyberWorkBench」を導入したと発表した。NECの販売パートナーである、台湾Avant Technologyが行っている。
CyberWorkBenchは、C言語で記述したLSIの機能を、必要な回路規模(面積)・動作性能の条件を満たす回路に自動変換することで設計期間の短縮を実現する、高位合成・動作検証ツール群。
Faradayは、通信制御用FPGAの設計ツールとして活用し、低遅延・低レイテンシな回路の合成を実現。あわせて従来の人手による回路への変換に比べて、設計工数が1/6に削減されたという。
なお、今回のFPGAは通信制御用ASICのプロトタイプ品として設計したもので、今後は、活用範囲をASICに拡大する予定としている。